यह प्रक्रिया आईबीएम की 3डी नैनोस्टैक तकनीक पर आधारित है जो 3डी अनुक्रमिक एकीकरण का लाभ उठाते हुए ट्रांजिस्टर को लंबवत रूप से स्टैक और स्टैगर करती है, और प्रत्येक स्टैक्ड परत के भीतर विभिन्न सामग्री संयोजनों के उपयोग की अनुमति देती है।
.jpg)
नैनोस्टैक आर्किटेक्चर को प्रयोगात्मक रूप से सीएमओएस एकीकरण में अल्ट्रा-पतली ढांकता हुआ बंधन, दोहरे चैनल इंजीनियरिंग क्षमता के प्रदर्शन और अपेक्षित स्विचिंग प्रदर्शन के साथ कार्यात्मक सीएमओएस इन्वर्टर ऑपरेशन के माध्यम से मान्य किया गया था। साथ में, ये परिणाम पुष्टि करते हैं कि नैनोस्टैक तकनीक भौतिक रूप से निर्मित की जा सकती है और वास्तविक गणना का समर्थन करती है।
आईबीएम का कहना है कि, नैनोस्टैक्ड चिप्स में कंपित चैनलों का उपयोग करके, यह गैर-स्टैक्ड, गैर-स्टैक्ड चिप्स की तुलना में एसआरएएम घनत्व को 40% तक बढ़ा सकता है।
आईबीएम का मानना है कि नैनोस्टैक भविष्य में होने वाली स्केलिंग में कम से कम एक दशक का समय देगा।
.
