20-नैनोमीटर नोड के बाद से, फिनफेट, नैनोशीट, फोर्कशीट, सीएफईटी जैसे आर्किटेक्चर और 3डी स्टैकिंग और चिपलेट एकीकरण जैसे नए एकीकरण समाधान पेश करके स्केलिंग को बढ़ाया गया है।
इन बदलावों ने चिप डिज़ाइन को डिज़ाइन-प्रौद्योगिकी सह-अनुकूलन (डीटीसीओ) और यहां तक कि सिस्टम-प्रौद्योगिकी सह-अनुकूलन (एसटीसीओ) की प्रक्रिया में बदल दिया।
लेकिन जैसे-जैसे उद्योग इन एंगस्ट्रॉम नोड्स की ओर दौड़ रहा है, जहां हम अब केवल ट्रांजिस्टर को छोटा नहीं कर रहे हैं, बल्कि चिप आर्किटेक्चर को फिर से लिख रहे हैं, अकादमिक अनुसंधान धीरे-धीरे पीछे छूट गया।
जब अर्धचालक डिजाइन की जटिलता बढ़ गई, तो पारंपरिक अमूर्त परतें, जो लंबे समय तक विश्वविद्यालयों को यथार्थवादी डिजाइन परिदृश्यों का पता लगाने में सक्षम बनाती थीं, अब उन्नत प्रौद्योगिकियों की जटिलता से मेल नहीं खातीं।
परिणामस्वरूप, विश्वविद्यालय अनुसंधान धीरे-धीरे औद्योगिक अभ्यास से दूर होता गया, जिससे अकादमिक शोधकर्ता नवाचार को बढ़ावा देने से दूर हो गए।
पाथफाइंडिंग प्रोसेस डिज़ाइन किट (पी-पीडीके) के साथ यह बदलने वाला है। पी-पीडीके: शिक्षा जगत को सेमीकंडक्टर फास्ट लेन में वापस लाएगा।
जो बात पी-पीडीके को अलग करती है वह यह है कि वे भविष्य की प्रौद्योगिकियों का अनुमान लगाते हैं। वे आगामी प्रौद्योगिकियों के पूर्वानुमानित मॉडल पर बनाए गए हैं।
यह शोधकर्ताओं को सिस्टम-स्तरीय ट्रेड-ऑफ का पता लगाने, वास्तुशिल्प निहितार्थों का आकलन करने और प्रौद्योगिकी के परिपक्वता तक पहुंचने से पहले डिजाइन प्रवाह तैयार करने की अनुमति देता है, जिससे विश्वविद्यालय के शोधकर्ताओं सहित नवप्रवर्तकों को चिप्स की अगली लहर के लिए डिजाइनिंग में एक महत्वपूर्ण शुरुआत मिलती है।
“जब 2एनएम से आगे सेमीकंडक्टर की बात आती है 
नवाचार, आप एक भौतिक सर्किट को टेप नहीं कर सकते, क्योंकि तकनीक अभी तक अस्तित्व में नहीं है,” अनिता फारुखनेजाद (चित्रित) आईएमसी में डीटीसीओ प्रोग्राम मैनेजर। ”लेकिन आप पहले से ही पता लगा सकते हैं कि प्रदर्शन कैसा दिखेगा, सिस्टम के निहितार्थ क्या हैं और जो आने वाला है उसके लिए वास्तुकला और डिजाइन प्रवाह कैसे तैयार किया जाए।”
इस दूरंदेशी अन्वेषण का समर्थन करने के लिए, NanoIC के P-PDKs को imec के 2nm प्रक्रिया प्रवाह पर आधारित किया गया है। इससे, विस्तृत 3डी डिवाइस संरचनाओं को सर्किट-स्तरीय सिमुलेशन के लिए कॉम्पैक्ट मॉडल में मॉडल और अमूर्त किया जाता है।
ये पूर्वानुमानित ट्रांजिस्टर मॉडल, इंटरकनेक्ट स्टैक परिभाषाएँ, परजीवी पैरामीटर, डिज़ाइन नियम फ़ाइलें (डीआरसी, एलवीएस), और संदर्भ डिज़ाइन उदाहरणों के साथ पूर्ण मानक सेल लाइब्रेरीज़ को सक्षम करते हैं।
परिणाम: एक संपूर्ण डिज़ाइन वातावरण और एक फीडबैक लूप तक पहुंच जो डिज़ाइन अंतर्दृष्टि को प्रौद्योगिकी विकास से जोड़ता है।
अगली पीढ़ी के सेमीकंडक्टर पारिस्थितिकी तंत्र में तेजी लाना
पहला पी-पीडीके 2024 (2एनएम) में जारी होने के साथ, और दूसरा नवंबर 2025 में आने के साथ, पी-पीडीके तक पहुंच प्रारंभिक-चरण डिज़ाइन किट प्रदान करने से कहीं अधिक है।
प्रक्रिया नवाचार और सिस्टम डिज़ाइन के बीच एक पुल के रूप में कार्य करके, नैनोआईसी पायलट लाइन यह सुनिश्चित करती है कि गणना का भविष्य बंद दरवाजों के पीछे नहीं बनाया जाएगा बल्कि एक ऐसे पारिस्थितिकी तंत्र में विकसित किया जाएगा जिसमें अकादमिक दिमाग शामिल होंगे जो बोल्ड नए डिजाइन प्रतिमानों का पता लगाने के लिए सर्वोत्तम रूप से सुसज्जित होंगे।
इसलिए पाथफ़ाइंडिंग पीडीके की शुरूआत एक तकनीकी प्रगति से कहीं अधिक है। यह अकादमिक अनुसंधान और औद्योगिक अभ्यास के बीच संरेखण बहाल करता है। विश्वविद्यालय अब बोल्ड नए आर्किटेक्चर की अपनी खोज को उन्नत प्रौद्योगिकी मानकों के साथ जोड़ सकते हैं, जबकि उद्योग को यथार्थवादी प्रौद्योगिकी पथों के निकट संबंध में विकसित विघटनकारी विचारों से लाभ होता है।
