इसके अलावा, ईवीजी के सबसे उन्नत वेफर बॉन्डिंग उपकरण का लाभ उठाते हुए रिकॉर्ड उच्च सीयू पैड संरेखण सटीकता हासिल की गई। Imec और EVG का इरादा लॉजिक-टू-लॉजिक और मेमोरी-टू-लॉजिक टियर स्टैकिंग उपयोग मामलों के समर्थन में वेफर-टू-वेफर हाइब्रिड बॉन्डिंग रोडमैप को और आगे बढ़ाने का है, जिसके लिए अत्यधिक उच्च स्तर के इंटरकनेक्ट घनत्व की आवश्यकता होती है – जैसा कि imec के CMOS 2.0 स्केलिंग प्रतिमान में कल्पना की गई है।
imec के CMOS 2.0 स्केलिंग प्रतिमान के आसपास डिजाइन किए गए भविष्य के कंप्यूट सिस्टम आर्किटेक्चर वेफर-टू-वेफर हाइब्रिड बॉन्डिंग रोडमैप को 200nm इंटरकनेक्ट पिच की ओर चला रहे हैं। CMOS 2.0 के साथ, एक सिस्टम-ऑन-चिप (SoC) को विषम, कार्यात्मक स्तरों में विभाजित किया जाता है जिन्हें 3D इंटरकनेक्ट प्रौद्योगिकियों का उपयोग करके पुन: कनेक्ट किया जाता है। एप्लिकेशन के आधार पर, CMOS 2.0 SoC के लॉजिक भाग को हाई-ड्राइव लॉजिक लेयर और हाई-डेंसिटी लॉजिक लेयर में विभाजित करने की कल्पना करता है।
इस लॉजिक-टू-लॉजिक टियर स्टैकिंग के लिए अत्यधिक उच्च इंटरकनेक्ट घनत्व की आवश्यकता होती है, जिसे केवल सबसे उन्नत वेफर-टू-वेफर हाइब्रिड बॉन्डिंग तकनीक द्वारा ही पेश किया जा सकता है।
इमेक अब 200 एनएम इंटरकनेक्ट पिच पर एक मजबूत वेफर-टू-वेफर हाइब्रिड बॉन्डिंग तकनीक का प्रदर्शन करता है, जो बॉन्डिंग से पहले प्रत्येक वेफर्स पर पूर्व-संसाधित रूटेबल इंटरकनेक्ट की चार परतों के साथ एक परीक्षण वाहन पर प्राप्त किया जाता है।
इसके अलावा, पूर्ण 300 मिमी वेफर पर 100% डाइज़ के लिए 40 एनएम से नीचे एक सीयू पैड-टू-पैड पोस्ट-बॉन्ड ओवरले वेक्टर प्राप्त किया गया था – जो दुनिया में पहली बार हुआ। ईवीजी का अत्याधुनिक हाइब्रिड और फ्यूजन वेफर बॉन्डिंग सिस्टम, जेमिनी एफबी, इस अभूतपूर्व ओवरले सटीकता को प्राप्त करने के लिए आवश्यक था – जो उच्च विद्युत उपज सुनिश्चित करने के लिए महत्वपूर्ण है।
Imec के Zsolt Tokei का कहना है, “यह निर्णायक फाइन-पिच हाइब्रिड बॉन्डिंग परिणाम imec के हाइब्रिड बॉन्डिंग प्रोसेस फ्लो के सभी महत्वपूर्ण तत्वों को सह-अनुकूलित करके प्राप्त किया गया था,” इनमें दूसरों के बीच, ढांकता हुआ सामग्री के रूप में SiCN का उपयोग (जैसा कि imec द्वारा अग्रणी) और बॉन्डिंग से पहले एक रासायनिक मैकेनिकल पॉलिशिंग (CMP) चरण शामिल है। बाद वाले को नियंत्रित कुछ नैनोमीटर प्राप्त करते हुए बेहद सपाट ढांकता हुआ सतहों का उत्पादन करने के लिए उच्च-वेफर एकरूपता के लिए अनुकूलित किया गया था। सीयू पैड के लिए अवकाश की सुविधा, ईवीजी के वेफर बॉन्डिंग टूल द्वारा सक्षम उच्च ओवरले सटीकता और नियंत्रण, एक बेहतर सीयू पैड डिजाइन और प्री-बॉन्ड लिथोग्राफी सुधार द्वारा अतिरिक्त रूप से सुविधाजनक बनाया गया था।
“हम अपने हाइब्रिड वेफर बॉन्डिंग फ्लो को आगे बढ़ाना जारी रखते हैं और सबसे अधिक मांग वाले लॉजिक-टू-लॉजिक और मेमोरी-टू-लॉजिक स्टैकिंग उपयोग मामलों को अनलॉक करने के लिए 200nm इंटरकनेक्ट पिच से काफी नीचे रोडमैप चलाते हैं,” Zsolt Tokei कहते हैं। “इसके लिए और भी बेहतर ओवरले प्रदर्शन की आवश्यकता होगी, जिसे हम ईवीजी के सहयोग से आगे बढ़ाने का इरादा रखते हैं”।
