FRAM को एक नवीन 3D कैपेसिटर आर्किटेक्चर का उपयोग करके 22nm विनिर्माण नोड तक बढ़ाया गया है।
हेफ़नियम ज़िरकोनियम ऑक्साइड (HZO) पतली फिल्मों से बने फेरोइलेक्ट्रिक कैपेसिटर को लंबवत रूप से एकीकृत करके, CEA-Leti शोधकर्ताओं ने मेमोरी कोशिकाएं प्राप्त कीं जो 10nm नोड पर SRAM के घनत्व से मेल खाने वाले मानक SRAM से 2.5 गुना छोटी हैं।
पेपर के मुख्य लेखक साइमन मार्टिन ने कहा, “यह 3डी फेरोइलेक्ट्रिक कैपेसिटर-आधारित एफआरएएम तकनीक गैर-वाष्पशील मेमोरी एरे के उच्च गति, उच्च घनत्व, कम वोल्टेज संचालन को सक्षम बनाती है।” “22nm एंबेडेड FeRAM को कम करने के लिए इंजीनियरिंग 3D HZO फेरोइलेक्ट्रिक कैपेसिटर।”
पहले कैपेसिटर सेल फ़ुटप्रिंट निर्धारित करता था। इस भौतिक सीमा को पार करने के लिए, शोधकर्ता एक ऊर्ध्वाधर वास्तुकला में स्थानांतरित हो गए, जिसमें संधारित्र को बाहर की बजाय ऊपर की ओर बनाया गया।
टीम ने उन्नत पैटर्निंग और जमाव तकनीकों का उपयोग करते हुए 22nm पर 3डी फेरोइलेक्ट्रिक कैपेसिटर (FeCaps) के लिए दो बैक-एंड-ऑफ-लाइन (BEOL) एकीकरण योजनाओं का प्रदर्शन किया।
गॉसियन बिट वितरण के साथ ऐरे कार्यक्षमता की पुष्टि 0.047 μm² 1T-1C FRAM बिटसेल्स तक की गई थी जो केवल 1.3V पर काम कर रही थी, जिसमें एक मानक तर्क चयनकर्ता और लगभग 4:1 के पहलू अनुपात के साथ एक 3D FeCap शामिल था।
शोधकर्ताओं ने और भी अधिक घनत्व के लिए एक स्पष्ट मार्ग का प्रदर्शन किया: 17:1 के पहलू अनुपात, 60nm व्यास और 120nm पिच के साथ 3D FeCaps – कैपेसिटर पदचिह्न को केवल 0.0028 μm² तक सिकोड़ना।
एक उच्च पहलू अनुपात प्रत्येक बिटसेल के भीतर फेरोइलेक्ट्रिक कैपेसिटर के प्रभावी सतह क्षेत्र को अधिकतम करता है, सरणी घनत्व का त्याग किए बिना मेमोरी विंडो को बढ़ाता है।
उच्च पहलू-अनुपात वाले 3डी कैपेसिटर ने एचजेडओ फिल्म में लगभग 80 प्रतिशत ऑर्थोरोम्बिक चरण अंश के अनुरूप वेक-अप-मुक्त व्यवहार प्रदर्शित किया, जैसा कि प्रीसेशन इलेक्ट्रॉन विवर्तन (पीईडी) द्वारा पुष्टि की गई है।
CEA-Leti ने 22nm FDSOI प्लेटफ़ॉर्म पर प्रदर्शित उच्च-पहलू-अनुपात वाले फेरोइलेक्ट्रिक कैपेसिटर को घने FRAM सरणियों में एकीकृत करने की योजना बनाई है, जिसका लक्ष्य अब तक का उच्चतम-प्रदर्शन एम्बेडेड FeRAM प्राप्त करना है।
