सरणी को CMOS-संगत प्रक्रिया का उपयोग करके imec के 300 मिमी स्पिन-क्विबिट प्रौद्योगिकी प्लेटफ़ॉर्म पर डिज़ाइन और निर्मित किया गया था।
परिणाम सीएमओएस में निर्मित स्केलेबल क्वांटम प्रोसेसर की दिशा में एक महत्वपूर्ण कदम को दर्शाते हैं, जिससे पता चलता है कि आईएमईसी की प्रक्रिया भविष्य के बड़े पैमाने के क्वांटम कंप्यूटरों के लिए आवश्यक सुसंगतता और नियंत्रणीयता को बनाए रखते हुए आठ-क्विबिट रैखिक सरणी बना सकती है।
इस बड़े सरणी के लिए रीडआउट आर्किटेक्चर को स्केल करने के लिए सेंसर गिनती, वायरिंग घनत्व, या थर्मल लोड में उल्लेखनीय वृद्धि की आवश्यकता नहीं होती है; इस प्रकार का अनुकूल स्केलिंग अनुपात उन सरणियों की ओर इशारा करता है जो बढ़ने के साथ अत्यधिक कॉम्पैक्ट रहती हैं, जो बड़े पैमाने पर क्वांटम प्रोसेसर के लिए आवश्यक है।
डिराक के संस्थापक और सीईओ एंड्रयू डज़ुरक ने कहा, “यह क्वांटम कंप्यूटिंग का औद्योगिक मार्ग जैसा दिखता है।” “नौ महीने पहले, हमने दुनिया को दिखाया था कि सिलिकॉन एमओएस क्वैबिट को imec की 300 मिमी CMOS प्लेटफ़ॉर्म तकनीक का उपयोग करके विश्वसनीय रूप से निर्मित किया जा सकता है। आज, imec ने स्केल किया है और Diraq ने बिल्कुल उसी प्रक्रिया का उपयोग करके सरणी के आकार का परीक्षण किया है, जिसमें सुसंगतता में कोई समझौता नहीं है। यह वह ताल है जिसे हमें उपयोगिता पैमाने तक पहुंचने की आवश्यकता है, और यह वह ताल है जिसे हम बनाए रखने की उम्मीद करते हैं।”
