imec का कहना है कि 1.4nm एकल-पैटर्न वाली प्रक्रियाओं को उच्च NA की आवश्यकता होती है

imec का कहना है, ‘A14 और A10 लॉजिक नोड्स के लिए, सबसे महत्वपूर्ण धातु परतों (यानी, M0 और M2) की आवश्यकताएं बहुत मांग वाली हैं, ’20nm पिच वाली लाइनें/स्पेस, लाइनों को बाधित करने के लिए आक्रामक टिप-टू-टिप (T2T) संरचनाएं (उद्योग लक्ष्य के रूप में ≤15nm CD और ≤3nm LCDU के साथ T2T), और ≤30nm के साथ यादृच्छिक vias केंद्र से केंद्र की दूरी।’

imec का कहना है, ‘0.33NA EUV लिथोग्राफी को इन विशेषताओं को पैटर्न देने के लिए 3-4 मास्क की आवश्यकता होगी, जबकि 0.55NA EUV (हाई-NA) लिथोग्राफी इसे एक ही एक्सपोज़र में कर सकती है, जैसा कि प्रयोगात्मक रूप से देखा गया है।’

Imec अच्छे T2T नियंत्रण को प्राप्त करने में आने वाली चुनौतियों पर भी काबू पा सकता है: 3nm से नीचे के लक्ष्य LCDU को 13nm T2T संरचनाओं के लिए सह-अनुकूलन स्रोत, मास्क (कम एन चरण शिफ्ट मास्क का उपयोग करके), प्रतिरोध और ईच (दिशात्मक ईच तकनीकों का उपयोग करके) द्वारा महसूस किया जा सकता है। [7].

मस्क-अल्टमैन परीक्षण गवाही से पता चलता है कि माइक्रोसॉफ्ट को ओपनएआई पर बहुत अधिक निर्भर होने का डर था

चित्र 3 – (बाएं) जबकि 0.33एनए ईयूवी लिथोग्राफी को धातु ए14/ए10 को पैटर्न देने के लिए 4 मास्क की आवश्यकता होगी, (मध्य और दाएं) उच्च एनए ईयूवी लिथोग्राफी केवल एक मास्क के साथ एक ही लेआउट को प्रिंट कर सकती है।

DRAM रोडमैप: D1d और D0a बिटलाइन पेरी/स्टोरेज नोड लैंडिंग पैड परतों का एकल पैटर्निंग

imec का कहना है कि जटिल मल्टी-पैटर्निंग चरणों को खत्म करने की क्षमता हाई NA EUV लिथोग्राफी को भविष्य के DRAM नोड्स, यानी 32nm (D1d) और 28nm (D0a) DRAM के लिए एक रोडमैप एनेबलर बनाती है।

इन नोड्स के लिए, प्रयोगों ने बीएलपी/एसएनएलपी परत को पैटर्न देने के लिए उच्च एनए ईयूवी लिथोग्राफी का उपयोग करने की व्यवहार्यता की पुष्टि की है – वह परत जिसमें बिटलाइन परिधि और स्टोरेज नोड लैंडिंग पैड होते हैं।

जबकि 0.33NA EUV लिथोग्राफी को इन BLP/SNLP परतों के पैटर्न के लिए कम से कम तीन मास्क की आवश्यकता होती है, 0.55NA EUV लिथोग्राफी केवल एक मास्क के साथ समान कार्य पूरा कर सकती है।

क्रिप्टो क्लैरिटी एक्ट इस सप्ताह सीनेट में लौट आया है। बैंक पहले से ही इसे ख़त्म करने की कोशिश कर रहे हैं।

चित्र 4 – अगली पीढ़ी के DRAM के लिए रोडमैप एनेबलर के रूप में उच्च NA EUV लिथोग्राफी: (ऊपर बाएं) जबकि 0.33NA EUV लिथोग्राफी के लिए D1d/D0a के लिए मल्टी-पैटर्निंग की आवश्यकता होती है, (ऊपर दाएं) 0.55NA EUV लिथोग्राफी BLP/SNLP परत के एकल-पैटर्निंग को सक्षम बनाती है। (नीचे) 0.33NA और 0.55NA के TEM क्रॉस सेक्शन ने BLP/SNLP परतों को सक्षम किया (ADI = विकास निरीक्षण के बाद; AEI = ईच निरीक्षण के बाद।)



Source link

Leave a Comment