यह नया संस्करण कई नई सुविधाएँ पेश करता है, जिसमें 29 एसआरएएम मेमोरी मैक्रोज़ की लाइब्रेरी शामिल है, जो डिजाइनरों को फ्रंटसाइड और बैकसाइड पावर रूटिंग के साथ सिस्टम-ऑन-चिप (एसओसी) डिज़ाइन का पता लगाने और बेंचमार्क करने की अनुमति देती है।
डिज़ाइन विकल्पों में SRAM मैक्रोज़ जोड़कर, N2 P-PDK v1.0 उन्नत और भविष्य के नोड्स पर अनुसंधान, सीखने और डिज़ाइन अन्वेषण को सक्षम करने में एक महत्वपूर्ण मील का पत्थर है।
आईए चिप प्रौद्योगिकियों का पैमाना 2 एनएम से अधिक है, नई प्रौद्योगिकी एनेबलर्स के साथ पूर्ण आर्किटेक्चर का पता लगाने की क्षमता तेजी से महत्वपूर्ण हो जाती है।<
SoCs, तर्क, मेमोरी और इंटरकनेक्ट क्षमताओं को एक चिप में एकीकृत करते हुए, स्मार्टफोन और AI एक्सेलेरेटर से लेकर ऑटोमोटिव कंट्रोलर तक, विभिन्न प्रकार के डिजिटल अनुप्रयोगों की रीढ़ हैं।
एम
हालाँकि, प्रारंभिक चरण SoC डिज़ाइन अन्वेषण अक्सर पूर्ण और यथार्थवादी डिज़ाइन किटों तक सीमित पहुंच से बाधित होता है जिसमें बिजली वितरण नेटवर्क जैसे उन्नत या भविष्य के प्रौद्योगिकी स्केलिंग बूस्टर शामिल होते हैं।
यह अंतर डिजाइनरों के लिए वास्तुशिल्प अवधारणाओं को मान्य करना, उभरती प्रौद्योगिकियों के साथ प्रयोग करना, या उन्नत नोड्स पर अगली पीढ़ी के चिप डिजाइनरों को प्रशिक्षित करना मुश्किल बना देता है।
NanoIC के लो-बैरियर N2 P-PDK v1.0 का लक्ष्य इस अंतर को पाटना है, जो विभिन्न प्रकार की नई डिज़ाइन सुविधाओं तक त्वरित पहुंच प्रदान करता है, जिसमें फ्रंटसाइड और बैकसाइड पावर रूटिंग कॉन्फ़िगरेशन दोनों के साथ 29 रेडी-टू-यूज़ SRAM मैक्रोज़ का पोर्टफोलियो शामिल है।
यह दोहरा कॉन्फ़िगरेशन डिजाइनरों को यथार्थवादी, उन्नत पावर नेटवर्क के भीतर मेमोरी एकीकरण के साथ प्रयोग करने और अनुकूलित करने में सक्षम बनाता है। परिणामस्वरूप, NanoIC का N2 P-PDK v1.0 अब संपूर्ण SoC के बिल्डिंग ब्लॉक्स के साथ-साथ आर्किटेक्चरल संदर्भ भी प्रदान करता है ताकि यह पता लगाया जा सके कि वे ब्लॉक यथार्थवादी पावर नेटवर्क के भीतर कैसे इंटरैक्ट करते हैं।
यह उपयोगकर्ताओं को सरल तर्क डिजाइन से आगे बढ़ने और पूर्ण एसओसी सिस्टम का पता लगाने और मान्य करने में सक्षम बनाता है जो अगली पीढ़ी के सेमीकंडक्टर डिजाइन की चुनौतियों और अवसरों को दर्शाता है।
इन उन्नत सुविधाओं को अकादमिक शोधकर्ताओं, स्टार्टअप और डिजाइन टीमों के लिए स्वतंत्र रूप से उपलब्ध कराकर, नैनोआईसी नवाचार की बाधाओं को काफी कम करता है, अगली पीढ़ी के अनुप्रयोगों के विकास को सशक्त बनाता है और वैश्विक सेमीकंडक्टर परिदृश्य में यूरोप की स्थिति को मजबूत करता है।
“हमारे एन2 पी-पीडीके का यह वी1.0 संस्करण डिजाइनरों को फाउंड्री पेशकशों में मौजूद होने से पहले उनके डिजाइनों पर नई प्रौद्योगिकी सुविधाओं और एकीकरण विकल्पों के प्रभाव का मूल्यांकन करने में सक्षम बनाता है। यह व्यावहारिक डिजाइन सक्षमता के साथ प्रौद्योगिकी पथ खोज को जोड़ने के लिए एक अद्वितीय वातावरण प्रदान करता है, यह सुनिश्चित करता है कि डिवाइस अनुसंधान में सफलताएं सिस्टम-स्तरीय प्रगति में तब्दील हो जाती हैं।”, मैरी गार्सिया बार्डन, आईएमसी में विभाग निदेशक और नैनोआईसी पायलट लाइन के भीतर वर्क पैकेज लीडर, संक्षेप में बताते हैं।
पिछले एन2 पी-पीडीके से मिली सीख के आधार पर, यह रिलीज भविष्य के पीडीके पुनरावृत्तियों के लिए आधार तैयार करती है, आने वाले वर्षों में अतिरिक्त उन्नत तर्क, मेमोरी और इंटरकनेक्ट पीडीके लॉन्च करती है।
रोडमैप में N2 P-PDK के भविष्य के संस्करण, साथ ही आगामी A14 और A7 लॉजिक P-PDK, eDRAM और SOT मेमोरी PDK, और उन्नत इंटरकनेक्ट समाधान (RDL, हाइब्रिड बॉन्डिंग, इंटरपोज़र्स) शामिल हैं, जो अगली पीढ़ी की चिप प्रौद्योगिकियों के पूर्ण स्पेक्ट्रम में नवाचार को सशक्त बनाते हैं।
एन2 पी-पीडीके v1.0 की पूर्ण क्षमताओं की खोज में डिजाइनरों का समर्थन करने के लिए, 25-26 मार्च, 2026 को एक समर्पित कार्यशाला आयोजित की जाएगी। यह सत्र एक सैद्धांतिक रूपरेखा पेश करेगा, जिसके बाद दो अलग-अलग ईडीए टूल: कैडेंस और सिनोप्सिस का उपयोग करके व्यावहारिक प्रशिक्षण सत्र होंगे।
प्रतिभागियों को एसआरएएम मेमोरी मैक्रोज़, अद्यतन डिज़ाइन नियमों और सिस्टम-स्तरीय एकीकरण रणनीतियों में अंतर्दृष्टि प्राप्त होगी।
अधिक विवरण और पंजीकरण के माध्यम से उपलब्ध कराया जाएगा नैनोआईसी वेबसाइट.
