नेक्स्टसिलिकॉन ने एआई इंफ्रास्ट्रक्चर और एचपीसी की प्रदर्शन मांगों के लिए अर्बेल को शुरू से ही डिजाइन किया है।
परीक्षण चिप से उत्पादन रोडमैप की ओर कदम ग्राहक और भागीदार सिलिकॉन मूल्यांकन का अनुसरण करता है, जिसमें एचपीसी प्रोग्राम लीड, एआई इंफ्रास्ट्रक्चर आर्किटेक्ट और डेटा सेंटर ऑपरेटर शामिल हैं। उनके इनपुट ने अर्बेल की प्रमुख प्रदर्शन विशेषताओं को मान्य किया है और 64-कोर उत्पादन प्रोसेसर के लिए आवश्यकताओं और वास्तुकला निर्णयों को आकार दे रहा है।
अर्बेल मौजूद है क्योंकि नेक्स्टसिलिकॉन को एक ऐसे कोर की आवश्यकता थी जो सिस्टम के बाकी हिस्सों के साथ तालमेल बिठा सके। कंपनी ने मूल रूप से इसे अपने मेवरिक-2 एक्सेलेरेटर प्लेटफॉर्म के अंदर नियंत्रण प्रोसेसर के रूप में डिजाइन किया था, जहां यह सीरियल लॉजिक और डेटा मूवमेंट को संभालता है जिसे डेटाफ्लो इंजन समानांतर नहीं कर सकता है।
वह उत्पादन परिनियोजन सिद्ध आधार बन गया: कोर को वास्तविक कार्यभार स्थितियों के तहत प्रदर्शन करना था, न कि केवल एक बेंचमार्क सूट पास करना था।
नेक्स्टसिलिकॉन ने TSMC की 5nm प्रक्रिया पर एक स्टैंडअलोन आर्बेल परीक्षण चिप का निर्माण किया मान्य पूर्ण मूल्यांकन प्रणाली के रूप में त्वरक संदर्भ के बाहर की वास्तुकला।
परिणामों ने पुष्टि की कि मेवरिक-2 की तैनाती पहले ही हो चुकी थी प्रदर्शन किया. 10-वाइड इंस्ट्रक्शन-इश्यू पाइपलाइन और 480-एंट्री रीऑर्डर बफर सेवानिवृत्ति पर प्रति चक्र 16 स्केलर निर्देश प्रदान करते हैं।
चार 128-बिट वेक्टर इकाइयाँ एआई अनुमान सहित डेटा-समानांतर कार्यभार को संभालती हैं। घड़ी की गति 2.5 गीगाहर्ट्ज़ तक पहुँच जाती है। मानक सुसंगत सीएचआई इंटरकनेक्ट और पूर्ण लिनक्स ओएस समर्थन कोर को सर्वर और एचपीसी सिस्टम मूल्यांकन के लिए एक व्यावहारिक उम्मीदवार बनाते हैं।
परीक्षण चिप सिलिकॉन का ग्राहक और भागीदार मूल्यांकन मान्य उन प्रदर्शन विशेषताओं और उत्पादन प्रोसेसर के लिए आवश्यकताओं को आकार दिया। उस फीडबैक ने निर्णय को आगे बढ़ाया उत्पादन करना अर्बेल एक स्टैंडअलोन 64-कोर सर्वर चिप के रूप में, अगले भाग में विस्तृत है।
उत्पादन प्रोसेसर आर्बेल आर्किटेक्चर को 64/128 प्रदर्शन कोर तक मापता है, 3.4 गीगाहर्ट्ज ऑपरेटिंग आवृत्ति को लक्षित करता है, और उत्पादन डेटा सेंटर और एचपीसी तैनाती की बिजली दक्षता और घनत्व आवश्यकताओं को पूरा करने के लिए एक और अधिक उन्नत प्रक्रिया नोड पर जाता है।
मूल वास्तुकला बरकरार रखती प्रतिस्पर्धी के लिए डिज़ाइन किए गए TAGE शाखा भविष्यवक्ता सहित परीक्षण चिप की परिभाषित विशेषताएं भविष्यवाणी अग्रणी x86 और ARM सर्वर कार्यान्वयन के विरुद्ध सटीकता।
चिप दो पूरक परिनियोजन भूमिकाओं को लक्षित करती है। एक स्टैंडअलोन एंटरप्राइज सर्वर प्रोसेसर के रूप में, यह संगठनों को आईएसए लाइसेंसिंग बाधाओं और तीसरे पक्ष के विक्रेता रोडमैप पर दीर्घकालिक निर्भरता को कम करने के लिए डिज़ाइन किया गया एक उच्च-प्रदर्शन आरआईएससी-वी विकल्प प्रदान करता है।
के लिए होस्ट प्रोसेसर के रूप में नेक्स्टसिलिकॉन मेवरिक एक्सेलेरेटर प्लेटफ़ॉर्म, यह विषम एआई और एचपीसी परिनियोजन के लिए सिस्टम ऑर्केस्ट्रेशन और डेटा मूवमेंट को संभालता है। दोनों भूमिकाएँ पूर्ण RVA23 अनुपालन और मानक Linux वितरण समर्थन द्वारा समर्थित हैं।
“एजेंट एआई खेल बदल देता है। भविष्य।” नहीं है बस और अधिक त्वरक – इसका अधिक होशियार, अधिक ताकतवर कम, मजबूत कोर वाले सीपीयू। नेक्स्टसिलिकॉन के सीईओ और सह-संस्थापक एलाड रेज़ ने कहा, “हमारे शुरुआती ग्राहकों और भागीदारों की प्रतिक्रिया स्पष्ट रही है: आर्किटेक्चर प्रदर्शन करता है, और वे इसे उत्पादन पैमाने पर देखना चाहते हैं।” “हमने आर्बेल का निर्माण किया क्योंकि एजेंट एआई सीपीयू को जो करने की ज़रूरत है उसे बदल देता है। जैसे-जैसे एआई एजेंट अधिक टूल बुलाते हैं, अधिक कोड ट्रिगर करते हैं, अधिक सेवाओं को व्यवस्थित करते हैं, और अधिक जटिल वर्कफ़्लो के माध्यम से आगे बढ़ते हैं, सीपीयू पर अब कोई विचार नहीं किया जा सकता है। इसे तेजी से चलाने, तुरंत प्रतिक्रिया देने और पूरे सिस्टम को चालू रखने की जरूरत है।
अर्बेल के साथ, नेक्स्टसिलिकॉन की शुरुआत हुई से कार्यभार की आवश्यकताएं, विरासत में मिली वास्तुकला की बाधाओं से नहीं। परिणाम अगली पीढ़ी के एआई और एचपीसी सिस्टम के लिए डिज़ाइन किया गया एक सीपीयू है, जो एक खुले आईएसए पर बनाया गया है जो ग्राहकों को नियंत्रण देता है।
वह अंतर अवशेष है प्रदर्शन लिफाफे के शीर्ष पर. एचपीसी और एआई वर्कलोड हाइब्रिड हैं। वे ज़रूरत होना गणना-गहन खंडों के लिए बड़े पैमाने पर समानता, सीरियल नियंत्रण तर्क के साथ संयुक्त निर्धारित करता है पूरे सिस्टम की थ्रूपुट छत. एजेंटिक एआई कोडिंग प्लेटफॉर्म प्रतिनिधित्व करना इस वास्तुशिल्प बेमेल का एक तेजी से बढ़ता हुआ उदाहरण।
हजारों जीपीयू कोर में फैले प्रशिक्षण कार्यभार के विपरीत, एजेंटिक कोडिंग कार्य स्वायत्त तर्क लूप चलाते हैं जो मूल रूप से क्रमबद्ध होते हैं: कोड संदर्भ को पार्स करना, विकल्पों का मूल्यांकन करना, उत्पादक और आउटपुट को मान्य करना।
ये वर्कफ़्लो अनुमान के लिए एकीकृत त्वरण के साथ-साथ एक कॉम्पैक्ट कोर से मजबूत सिंगल-थ्रेड प्रदर्शन की मांग करते हैं, न कि क्लाउड मल्टीटेनेंट शेड्यूलिंग के लिए डिज़ाइन किए गए व्यापक, सामान्य-उद्देश्य सर्वर कोर की।
जैसे-जैसे एजेंटिक वर्कलोड डेवलपर टूल से लेकर एंटरप्राइज़ इंफ्रास्ट्रक्चर तक बढ़ता है, क्लाउड सीपीयू किस लिए डिज़ाइन किए गए थे और ये वर्कलोड किस लिए हैं, के बीच अंतर वास्तव में जरूरत है चौड़ा हो जाएगा.
उस सीरियल पथ के लिए अधिकतम एकल-थ्रेड निष्पादन गति के लिए डिज़ाइन किए गए सीपीयू की आवश्यकता होती है, न कि सामान्य प्रयोजन कोर प्रबंधन प्रणाली ओवरहेड की। कोई भी मौजूदा आरआईएससी-वी प्रोसेसर प्राथमिक डिज़ाइन बाधा के रूप में उस विशिष्ट आवश्यकता के साथ नहीं बनाया गया था। अर्बेल थे.
Arbel प्रोसेसर का उत्पादन Q1 2028 में होने की उम्मीद है। नेक्स्टसिलिकॉन अब योग्य ग्राहकों को आकर्षित कर रहा है जल्दी पहुँच चर्चाएँ और निरंतर रोडमैप सहयोग। एचपीसी या एआई अनुप्रयोगों के लिए आरआईएससी-वी बुनियादी ढांचे का मूल्यांकन करने वाले संगठन कार्यभार आवश्यकताओं और विकल्पों पर चर्चा करने के लिए नेक्स्टसिलिकॉन से संपर्क कर सकते हैं।
अधिक पर www.nextsilicon.com.
