दोनों पीडीके अपनी तरह के पहले रिलीज हैं, जो अत्याधुनिक डिजाइन नियमों और प्रवाह तक शीघ्र पहुंच प्रदान करते हैं, और उपयोगकर्ताओं को उन्नत प्रौद्योगिकी नोड्स और एम्बेडेड मेमोरी डिजाइन की जांच करने के लिए एक अद्वितीय प्रवेश द्वार प्रदान करते हैं।
नैनोआईसी पायलट लाइन से उन्नत प्रोसेस डिज़ाइन किट (पीडीके) सेमीकंडक्टर नवाचार को आगे बढ़ाने में महत्वपूर्ण भूमिका निभाते हैं। वे नई तकनीक के लिए हार्डवेयर मौजूद होने से बहुत पहले ही डिजाइनरों को यथार्थवादी डिजाइन नियमों और कार्यान्वयन वर्कफ़्लो तक शीघ्र पहुंच प्रदान करते हैं।
A14 और eDRAM PDKs की शुरूआत के साथ, NanoIC पहली बार डिजाइनरों को भविष्य की गणना प्रणालियों के लिए दो महत्वपूर्ण प्रौद्योगिकी क्षेत्रों में प्रारंभिक अंतर्दृष्टि प्रदान करता है: A14 एंगस्ट्रॉम नोड पर लॉजिक स्केलिंग और एम्बेडेड मेमोरी एकीकरण।
इन पीडीके को स्वतंत्र रूप से सुलभ बनाकर, नैनोआईसी शुरुआती चरण के डिजाइन अन्वेषण को वास्तविक दुनिया एकीकरण के साथ जोड़ना चाहता है, शोधकर्ताओं और स्टार्ट-अप को उभरते नोड्स का पता लगाने, एकीकरण चुनौतियों का अनुमान लगाने और यथार्थवादी स्केलिंग मेट्रिक्स के खिलाफ बेंचमार्क डिजाइन की मदद करना चाहता है।
“A14 और eDRAM जैसे PDK सीखने और डिजाइन के लिए उत्प्रेरक हैं”, imec के विभाग निदेशक और NanoIC प्रोजेक्ट के भीतर वर्क पैकेज लीडर मैरी गार्सिया बार्डन बताते हैं। “वे विभिन्न प्रौद्योगिकी विकल्पों के व्यावहारिक मूल्यांकन और मात्रात्मक तुलना के लिए एक मजबूत वातावरण प्रदान करते हैं। यह दृष्टिकोण सीखने में तेजी लाता है, वास्तुशिल्प और डिजाइन नवाचार को जोखिम से बचाता है, और हार्डवेयर उपलब्ध होने से पहले डिजाइनरों को उन्नत तर्क नोड्स और एम्बेडेड मेमोरी प्रौद्योगिकियों के लिए तैयार करने में मदद करता है।”
“इन पीडीके को व्यापक रूप से सुलभ बनाकर, हम अगली पीढ़ी की प्रौद्योगिकियों के साथ जुड़ने के लिए विश्वविद्यालयों, उद्योग और स्टार्ट-अप के लिए बाधाओं को कम करते हैं”, नैनोआईसी के कार्यक्रम प्रबंधक ग्यूसेप फियोरेंटाइन जारी रखते हैं। “यथार्थवादी नियमों और प्रवाह तक पहुंच टीमों को नई शोध दिशाओं और महत्वपूर्ण अवधारणाओं का पता लगाने में सक्षम बनाती है जो सीधे यूरोपीय सेमीकंडक्टर मूल्य श्रृंखला में शामिल होंगी।”
ए14 पाथफाइंडिंग पीडीके: 14-एंगस्ट्रॉम नोड तक स्केलिंग।
नए लॉन्च किए गए पीडीके में से पहले के रूप में, ए14 पाथफाइंडिंग पीडीके 14‑एंगस्ट्रॉम नोड पर स्केलिंग की खोज के लिए एक आभासी डिजाइन वातावरण प्रदान करता है, जो डिवाइस लघुकरण में अगले प्रमुख चरणों में से एक है।
इस नोड पर एक प्रमुख नवाचार एक नए स्केलिंग बूस्टर के रूप में सीधे बैकसाइड संपर्क की शुरूआत है।
जबकि पहले के N2 PDK ने TSV‑Middle (TSVM) संरचनाओं के माध्यम से बैकसाइड पावर डिलीवरी का समर्थन किया था, A14 नोड TSVM को अधिक कॉम्पैक्ट डायरेक्ट बैकसाइड संपर्क योजना के साथ बदलकर इस अवधारणा को आगे बढ़ाता है।
वेफर के पीछे से गेट तक सीधे बिजली पहुंचाकर और जटिल टॉप-साइड मेटल रूटिंग की आवश्यकता को हटाकर, यह आर्किटेक्चर आईआर ड्रॉप्स को कम करता है और आईएसओ आवृत्ति और सेल घनत्व पर एन2 की तुलना में 18% क्षेत्र लाभ और 7% बिजली कटौती प्रदान करता है।
Imec इस नोड पर PDK जारी करने वाला पहला है। किट में एक व्यापक 162-एसडीसी लाइब्रेरी शामिल है और यह दो प्रमुख ईडीए विक्रेताओं, कैडेंस और सिनोप्सिस द्वारा समर्थित है।
ईडीआरएएम सिस्टम एक्सप्लोरेशन पीडीके: एम्बेडेड मेमोरी एक्सप्लोरेशन को सक्षम करना।
A14 PDK द्वारा सक्षम लॉजिक पाथफाइंडिंग कार्य को लागू करते हुए, NanoIC पायलट लाइन एक पहला eDRAM सिस्टम एक्सप्लोरेशन PDK भी पेश करती है, जो उन्नत सिस्टम में सबसे बड़ी चुनौतियों में से एक को संबोधित करने की दिशा में एक महत्वपूर्ण कदम है: सघन, कम-विलंबता ऑन-चिप मेमोरी प्रदान करना। इस प्रयास का केंद्र मेमोरी को प्रसंस्करण इकाइयों के करीब लाना है, जो उन्नत कंप्यूटिंग आर्किटेक्चर में विलंबता को कम करने और बिजली दक्षता में सुधार करने की एक प्रमुख रणनीति है।
वर्तमान eDRAM PDK एम्बेडेड मेमोरी समाधानों की खोज के लिए एक आभासी मंच प्रदान करता है जो घने लेकिन बिजली की खपत करने वाले ऑफ-चिप DRAM और तेज़ लेकिन क्षेत्र-सीमित ऑन-चिप SRAM के बीच के अंतर को पाटता है। डेटा-सघन और एआई वर्कलोड में सिस्टम-स्तरीय व्यवहार पर ध्यान देने के साथ, यह शोधकर्ताओं को नई मेमोरी आर्किटेक्चर और एकीकरण रणनीतियों का मूल्यांकन करने में सक्षम बनाता है जो उच्च-घनत्व मेमोरी को प्रोसेसर और जीपीयू के करीब लाते हैं, डेटा आंदोलन को कम करते हैं, ऊर्जा दक्षता में सुधार करते हैं और समग्र सिस्टम प्रदर्शन को बढ़ाते हैं।
आगे देखते हुए, eDRAM PDK एक पूर्ण सिस्टम अन्वेषण प्लेटफ़ॉर्म के रूप में विकसित होगा। यह अगला चरण डिजाइनरों को आभासी सत्यापन से आगे बढ़ने और संपूर्ण सिस्टम-स्तरीय इंटरैक्शन का विश्लेषण करने की अनुमति देगा।
जैसे-जैसे प्लेटफ़ॉर्म परिपक्व होता है, भविष्य के विकास के चरणों में हार्डवेयर सत्यापन और अंततः, नैनोआईसी पायलट लाइन पर टेप-आउट और प्रोटोटाइप के अवसर शामिल होते हैं।
पहुंच और प्रशिक्षण के अवसर
दोनों पीडीके, पहले लॉन्च किए गए एन2 पीडीके के साथ, यूरोप्रैक्टिस के माध्यम से उपलब्ध हैं। अपनाने और व्यावहारिक अन्वेषण को प्रोत्साहित करने के लिए, NanoIC 25-26 मार्च, 2026 को N2 और A14 PDK पर और 26 मई, 2026 को eDRAM PDK पर एक समर्पित कार्यशाला की भी मेजबानी करेगा।
ये कार्यशालाएँ व्यावहारिक मार्गदर्शन, तकनीकी अंतर्दृष्टि और विकास टीमों के साथ सीधी बातचीत की पेशकश करेंगी। सभी व्यावहारिक विवरण और पंजीकरण पर उपलब्ध हैं नैनोआईसी वेबसाइट।
यह कार्य आंशिक रूप से नैनोआईसी पायलट लाइन द्वारा सक्षम किया गया है। अधिग्रहण और संचालन को संयुक्त रूप से चिप्स संयुक्त उपक्रम द्वारा, यूरोपीय संघ के डिजिटल यूरोप (101183266) और होराइजन यूरोप कार्यक्रमों (101183277) के माध्यम से, साथ ही भाग लेने वाले राज्यों बेल्जियम (फ़्लैंडर्स), फ्रांस, जर्मनी, फिनलैंड, आयरलैंड और रोमानिया द्वारा वित्त पोषित किया जाता है। अधिक जानकारी के लिए nanoic-project.eu पर जाएँ।
