लास वेगास में, ताल घोषणा की कि आर्म, आर्टेरिस, ईमेमोरी, एम31 टेक्नोलॉजी, सिलिकॉन क्रिएशन्स और ट्रिलिनियर टेक्नोलॉजीज फिजिकल एआई चिपलेट प्लेटफॉर्म और चिपलेट फ्रेमवर्क के लिए आईपी पार्टनर हैं। पारिस्थितिकी तंत्र में सिलिकॉन एनालिटिक्स पार्टनर प्रोटीनटेक्स भी शामिल है। सैमसंग फाउंड्री SF5A प्रक्रिया पर पूर्व-एकीकृत भागीदार आईपी के साथ एक सिलिकॉन प्रोटोटाइप प्रदर्शन बनाया जाएगा।
आर्म के ज़ेना कंप्यूट सबसिस्टम का उपयोग अन्य आईपी के साथ किया जाएगा। कैडेंस के अनुसार, प्लेटफ़ॉर्म ऑटोमोटिव डिज़ाइन, रोबोटिक्स और ड्रोन के लिए एज एआई आवश्यकताओं के साथ-साथ डेटा सेंटर, क्लाउड और एचपीसी अनुप्रयोगों के लिए मानक-आधारित I/O और मेमोरी चिपलेट्स को समायोजित करेगा।
कंपनी ने कहा कि गठबंधन का उद्देश्य इंजीनियरिंग जटिलताओं को कम करना, ग्राहकों को उन्नत चिपलेट अपनाने के लिए कम जोखिम वाला मार्ग प्रदान करना और स्मार्ट, सुरक्षित और अधिक कुशल प्रणालियों के लिए मार्ग प्रशस्त करना है। मल्टी-डाई और चिपलेट-आधारित आर्किटेक्चर अनुकूलन और कॉन्फ़िगरेशन के माध्यम से लचीलापन प्रदान कर सकते हैं लेकिन डिज़ाइन लंबा और जटिल हो सकता है।
स्पेक-संचालित स्वचालन, कैडेंस और भागीदारों से पूर्व-एकीकृत और पूर्व-मान्य आईपी का उपयोग करके, चिपलेट फ्रेमवर्क आर्किटेक्चर की पीढ़ी को तेज करता है। सॉफ्टवेयर द्वारा समर्थित चिपलेट प्रबंधन, सुरक्षा और सुरक्षा सुविधाओं से परिपूर्ण।
उत्पन्न ईडीए उपकरण प्रवाह कैडेंस के एक्ससेलियम लॉजिक सिम्युलेटर और पैलेडियम के साथ अनुकरण के साथ सहज सिमुलेशन को सक्षम बनाता है® Z3 एंटरप्राइज इम्यूलेशन प्लेटफॉर्म। भौतिक डिज़ाइन प्रवाह स्थान-और-मार्ग चक्रों के लिए वास्तविक समय प्रतिक्रिया का उपयोग करता है।
चिपलेट आर्किटेक्चर मानकों के अनुरूप हैं, जिसमें आर्म चिपलेट सिस्टम आर्किटेक्चर और भविष्य के ओसीपी फाउंडेशनल चिपलेट सिस्टम आर्किटेक्चर शामिल हैं। उद्योग-मानक डाई-टू-डाई कनेक्टिविटी के लिए, कैडेंस का यूनिवर्सल चिपलेट इंटरकनेक्ट एक्सप्रेस (यूसीआईई) आईपी है। अन्य आईपी LPDDR6/5X, DDR5-MRDIMM, PCI एक्सप्रेस (PCIe) को सक्षम बनाता है®) 7.0, और HBM4 इंटरफ़ेस एकीकरण।
रैपिडस ने डिज़ाइन टूल लॉन्च किए
