पैनमनेशिया का स्विच एक हाइब्रिड समाधान है जो एक ही चिप पर PCIe Gen 6 और CXL 3.2 दोनों प्रोटोकॉल का समर्थन करता है, जबकि पिछली सभी PCIe और CXL पीढ़ियों के साथ पूर्ण बैकवर्ड संगतता बनाए रखता है।
पूरी तरह से सीएक्सएल 3.2/पीसीआईई 6.0 विनिर्देशों के अनुसार, यह सभी परिभाषित उपप्रोटोकॉल में पूर्ण मानकों का अनुपालन और निर्बाध अंतरसंचालनीयता सुनिश्चित करता है। स्विच पीबीआर मोड और पदानुक्रम-आधारित रूटिंग (एचबीआर) मोड में भी काम कर सकता है।
पैनमनेशिया का PCIe 6.0/CXL 3.2 फैब्रिक स्विच सिलिकॉन
इन लचीले रूटिंग विकल्पों के समर्थन और पैनमनेशिया के मालिकाना PCIe/CXL नियंत्रक पर आधारित एक पूर्ण-स्टैक अनुकूलित आर्किटेक्चर के साथ वेफर की विशेषता वाला वेफर, ग्राहकों को वास्तव में कंपोज़ेबल आर्किटेक्चर बनाने में सक्षम बनाता है जो बड़े पैमाने पर वर्कलोड के लिए उच्च प्रदर्शन प्रदान करते हुए CAPEX और OPEX को कम करता है जिसके लिए कई उपकरणों को एक साथ निर्बाध रूप से संचालित करने की आवश्यकता होती है – जिसमें एआई एप्लिकेशन जैसे डीप लर्निंग सिफ़ारिश मॉडल (डीएलआरएम), बड़े भाषा मॉडल शामिल हैं। (एलएलएम), और रिट्रीवल-ऑगमेंटेड जेनरेशन (आरएजी), साथ ही एचपीसी वर्कलोड जैसे मैसेज पासिंग इंटरफेस (एमपीआई)-आधारित वैज्ञानिक सिमुलेशन। विशेषताएं: 1. मैनुअल सेटअप या स्टेटिक पदानुक्रम के बिना एकीकृत फैब्रिक: जहां भी वे प्लग इन होते हैं, पैनमनेशिया के फैब्रिक स्विच – जो पोर्ट-आधारित रूटिंग का समर्थन करते हैं – एक स्व-व्यवस्थित, टोपोलॉजी-अज्ञेयवादी फैब्रिक बनाते हैं जो एआई क्लस्टर को एकल एकीकृत त्वरक के रूप में संचालित करने के लिए बनाता है। 2. धीमे नेटवर्क पर भरोसा किए बिना स्केलेबल विस्तार:
पनमेनेशिया के स्विच लंबी नेटवर्क विलंबता के बिना कई रैक में हजारों डिवाइसों को इंटरकनेक्ट कर सकते हैं, कैस्केडिंग के लिए समर्थन के लिए धन्यवाद जो मल्टी-स्विच इंटरकनेक्शन को सक्षम बनाता है। 3. उपकरणों के बीच त्वरित संचार: PCIe Gen6 डेटा दरों (64 GT/s) का समर्थन करते हुए, फैब्रिक स्विच बल्क डेटा ट्रांसफर में तेजी लाते हैं। वे सभी CXL उपप्रोटोकॉल – CXL.cache, CXL.mem, और का भी समर्थन करते हैं CXL.io – सभी डिवाइसों में कैश सुसंगतता सुनिश्चित करना, जिससे अनावश्यक डेटा प्रतियां समाप्त हो जाएंगी। 4. क्लस्टर के भीतर अल्ट्रा-लो-लेटेंसी डेटा एक्सेस: पैनमनेशिया के फैब्रिक स्विच उच्च-फैन-आउट आर्किटेक्चर के माध्यम से हॉप्स को कम करके और पैनमनेशिया के सीएक्सएल नियंत्रक के एकीकरण के माध्यम से आंतरिक प्रसंस्करण विलंबता को कम करके, दोहरे अंकों की नैनोसेकंड विलंबता की विशेषता के माध्यम से क्लस्टर के भीतर समग्र डेटा-एक्सेस विलंबता को कम करते हैं।
